(54) SETTING METHOD FOR THRESHOLD VOLTAGE OF MNOS MEMORY CELL

(11) 58-86777 (A)


(43) 24.5.1983

(21) Appl. No. 56-184829 (22) 18.11.1981 (71) CITIZEN TOKEI K.K. (72) KAZUNARI HAYAFUCHI(1)

(51) Int. Cl3. H01L29/78,G11C17/00,H01L27/10

PURPOSE: To readily obtain an MNOS transistor having different threshold voltages by applying a voltage to the substrate and the gate of an MNOS memory cell, and then applying a voltage between the gate terminal of the cell and a source or drain terminal, thereby deciding the threshold value of the cell.

CONSTITUTION: A high voltage is applied to the gate terminal 2 of an MNOS transistor to write, and an electrode is collected to a trap center. Then, a voltage V_{5} or V_{D} to be applied to a source or drain terminal 4 or 3 is varied while maintaining the voltage V_c of the terminal 2 constant, the difference $|V_c - V_D|$ from the gate voltage V_c is set to V_1 , V_2 , V_3 , V_4 , thereby rewriting. In this manner, threshold voltages $V_{th_1} \sim V_{th_4}$ of the transistor corresponding to $V_1 \sim V_{th_4} \sim V_{th_4}$ V, of the voltage difference between the Vc and the Vp are obtained, thereby selecting the transistor having the prescribed threshold value. In other words, the width of a depletion layer is variably controlled to perform the writing or rewriting, and the transistor having different threshold value is formed.



(9) 日本国特許庁 (JP)

10 特許出願公開

⑩公開特許公報 (A)

昭58-86777

砂公開 昭和58年(1983).5 月24日

Int. Cl.3 H 01 L 29/78

識別記号

庁内整理番号 7514-5F

G 11 C- 17/00 H 01 L 27/10

101 6549-5B 6655-5F

発明の数 1 審査請求 未請求

(全 3 頁)

図MNOS記憶素子のしきい値電圧の設定方法

@特 ❷出

昭56-184829

願 昭56(1981)11月18日 砂発 明 者 早渕一成

所沢市太字下富字武野840シチ ズン時計株式会社技術研究所内 の発 明 田中利明

> 所沢市大字下富字武野840シチ ズン時計株式会社技術研究所内

願 人 シチズン時計株式会社

東京都新宿区西新宿2丁目1番 1号

MNOS記憶煮子のしきい雌雀圧の設定方法

MNOS (Metal – Nitride – Oxide – Semiconductor)記憶ポ子に於いて、前紀MN OS記はボ子の遊板とゲートに選圧を印加して使、 前記MNOS記憶水子のグート加子とソース准子 (又はドレイン端子)の間に選近を加えて前記 M NOS記憶素子のしまい値賀圧設定することを特 ぬとする、MNOS記憶菓子のしきい値電圧の設 定方法。

3 鬼明の神棚な説明

本苑明は選子時計界に用いられるMNOS(金 シリコン酸化镁とシリコン塩化膜の二階絶破膜を 別い、単気的にこの二層色触線の界面又はその近 のシリコンせ化級中のトラップセンター(拇指

中心)に低荷を菩模させてそのトラップの帯電は 態の電荷のはに対応するしきい値出圧の大小を設 その中間単位をMNOS Trのゲートに印加す BCEKID, MNOS Troun, OFF KI 情報の"0、"1 "両性レベルを判定するロジ: ク処理が一般に行なわれる。第1回は、一般のM NOS Tr の VO (ゲート虹圧)— Vih (スレショ ド)ヒステリシス曲線を示す。M N O S Tr は、 第1回のヒステリシス曲線が変化し始める臨界グ ート双圧 (VC)以上のゲート印加収圧 (VQ) V.. V₁、 V₂で異なるしまい値選圧 Vih₁、 Veh₂、Vel を各々付ることができる。この特のをいかし、選 位換出返回としてのアナログ情報処理も可能であ る。しかしながら、異なるしきい頑選圧をもつM N O S Trを多数値設けるねには、減えるしまい値 证任をその多値数分のダート選圧 (Vo)を設ける』 タがある。 A なるしきい 派化性をもつNNOST を改定する为にグート選圧(Va)を実えておめむ **州介、現実的に再現性よく異なるしきい確心出る** 付ることは不可能に近いという欠点があつた。

31回958- 86777

本発明は、MNOSTrを用い、いつたん情報を む込んだ後、ゲート属子とソース端子(又はドレ イン漏子)の選圧差を変え審込み(又は併去)す ることで、再現性良く異なるしきい値選圧をもつ MNOSTrを設けることができ、アナログ処理も 可能な進込み方法を提供するものである。

1凶面の商単な説明

項1 図は 成来のゲート 電圧 (V_Q)ーしきい値 (Vih)ヒステリシス曲線を示す図、 第2 図(i)は 明の M N O S Trの結線図、 第2 図(i)は 本発明 N O S Trのゲート 電圧とドレイン電圧 (乂は ス電圧) の虚によるしきい 線電圧の特性を示

性図である。


2 … ゲー ド海子、 3 … ドレインオ子、 4 … ソースオ子、 Vih… スレショルド 年任 VO … ゲート 安庄、 VD … ドレイン 電圧、 Vs … ソース 電圧。

海市出願人 シチズン時 計 株式 負す






11608358- 86777 (3)



গ্ৰ 2 প



SEC 006241